近日，杭州微路智能科技有限公司（Veloxis，下称“微路智能”）宣布完成数千万元天使轮融资， 中赢创投联合投资。融资资金将主要用于首代芯片的投片与工程验证，以及核心研发团队建设。

微路智能专注端侧大模型推理的计算架构与芯片产品。在首代芯片推进的同时，微路智能已形成以FusionCore计算核和ScaleNoC片上互连为核心的自研IP产品组合，并建立由AI驱动ProofForge设计引擎支撑的验证与交付体系。上述能力统一服务于GPNPU架构演进及其在端侧设备中的产品化落地。

端侧推理，需要一套能够持续演进的计算底座

当大模型从云端走向工控机、算力盒、智能终端和机器人，设备侧面对的并非一道单纯的“算力加法题”。稠密模型与稀疏MoE模型具有不同的计算和访存特征，模型结构仍在快速变化；与此同时，知识库问答、语音交互、视觉感知和动作规划等任务，又要求多个模型与智能体在有限功耗和成本下并发运行。

微路智能的选择，是以通用可编程能力承接模型演进的不确定性：通过混合精度计算降低权重存储与带宽压力，通过矩阵与向量融合减少中间数据搬运，通过可配置片上互连组织多核数据流，并配合编译映射与运行时接口，让同一套硬件覆盖Dense、FFN、MoE Expert和Attention等核心计算链路。

核心自研IP，构建计算与互连协同底座

围绕端侧大模型推理的真实工作负载，微路智能构建了可独立授权、也可组合集成的核心IP。FusionCore与ScaleNoC均采用标准可综合RTL，并配套相应的验证环境与集成文档，可根据客户SoC需求进行配置。

• FusionCore计算核IP：将矩阵计算、可编程向量计算、片上共享存储与任务控制集成在一个核内，使一层模型的中间结果不必离开计算核；通过多精度计算与可编程算子支持，兼顾推理效率与模型演进需求。

FusionCore多精度计算IP

• ScaleNoC片上互连IP：面向AI推理将大块张量与控制事务分开传输，支持Mesh、树形和自定义连接，并可选组播与归约；通过面向多核共享存储访问的仲裁与调度机制，改善系统并发时的公平性与响应表现。

ScaleNoC片上互连IP

两类核心IP可独立评估，也可组合为计算子系统；客户可围绕精度格式、片上存储、互连拓扑与接口等进行配置。微路智能交付的不只是一个峰值指标，而是一套能够进入客户芯片设计流程、便于集成与验证的工程组件。

兼容Hugging Face GGUF生态，加速端侧部署落地

在Hugging Face等模型社区，GGUF已形成规模化的量化模型生态，覆盖多种开源模型及不同量化版本。GGUF将模型权重、分词器和相关参数打包为单文件，便于模型获取、分发与本地部署。对于端侧设备厂商，这意味着大量现成模型资产可以被持续复用，而不必为每次部署重新开展完整的模型工程。

微路智能的GPNPU兼容GGUF生态，以TileFlow编译调度器连接模型、算子与硬件，并以FusionCore、ScaleNoC和多精度计算能力承接不同量化模型的推理需求。由此形成“GGUF模型资产复用—TileFlow编译调度—GPNPU计算与互连—端侧部署”的软硬件协同路径，减少模型转换、重复量化和底层适配工作。

微路生态的部署优势，在于不要求客户围绕新硬件重建模型资产与工具链，而是延续既有模型选型、量化版本和开源部署经验，在统一GPNPU平台上完成本地推理。面向工控机、智能终端和机器人等不同设备，客户可通过软件适配持续导入新模型，并按任务平衡模型质量、推理效率与系统成本；同一架构还可向多模型与多智能体并发扩展，为后续应用演进保留空间。

ProofForge：以AI驱动芯片设计与验证

芯片IP的价值，最终要由集成风险和验证成本来检验。为此，微路智能自研AI驱动的ProofForge设计引擎，由资深架构师主导规格、架构与关键决策，以AI提升设计、验证和实现环节的协同效率，并通过自动化检查与证据管理支撑工程交付。

作为AI for Chip的实践，ProofForge将AI辅助设计与参考模型比对、回归验证和实现一致性检查相结合，为关键设计结论提供可复查依据。规格或代码发生变化后，相关结论会重新验证，持续提升设计质量与跨项目复用效率。

这一AI驱动的设计方法，与面向AI推理的GPNPU架构形成“AI for Chip”与“Chip for AI”的双向协同：一方面用AI提升芯片研发效率，另一方面以芯片为AI提供端侧算力底座。目前，ProofForge已应用于公司核心IP的开发与交付，推动架构创新转化为可复查、可验收、可复用的工程资产。

以GPNPU为核心，打造加速卡、核心IP等端侧产品体系

微路智能的产品与商业路径围绕统一GPNPU架构展开。核心IP、架构研究与设计能力共同服务于GPNPU的持续迭代，并支持根据不同客户的工作负载与系统约束进行适配；相关合作可从具体应用场景或限定范围的PoC开始，最终指向端侧推理能力的部署。

对于已有工控机、算力盒、智能终端和机器人的设备厂商，微路智能则基于统一GPNPU架构开发加速卡，在不更换原有主控平台的前提下增加本地大模型推理能力。首代VLX-64加速卡面向500亿参数以内的稠密与稀疏MoE模型本地运行；规划中的后续VLX-512产品线面向工作站与边缘场景，支持千亿参数规模MoE模型部署与多智能体并发。

在这一体系中，加速卡是GPNPU架构面向存量设备的产品形态，核心IP与设计能力则支撑芯片迭代、客户适配和系统集成。各环节共享计算、互连、验证与软件对接能力，形成从架构到芯片、再到端侧设备的协同路径。

核心团队：兼具前沿研究与工程落地能力

微路智能由一支源自瑞士洛桑联邦理工学院（EPFL）的团队创立，CTO徐炜鸿博士主导构建公司的技术体系。徐炜鸿为美国加州大学圣地亚哥分校（UCSD）博士，曾参与台积电（TSMC）联合研发边缘AI芯片项目，研究方向覆盖AI芯片架构、近存计算与混合精度计算。

核心团队来自浙江大学、瑞士联邦理工学院，以及英特尔、大疆等芯片与系统企业，能力覆盖体系结构、低精度计算、片上互连、编译调度与物理实现，具备多个先进工艺节点的流片经验。

从可编程GPNPU架构，到核心IP与AI驱动的设计交付体系，微路智能正在建立一条从技术创新到工程落地的清晰路径。公司致力于让每一台工控机、每一台智能终端和每一个机器人，都能以可负担的功耗与成本获得可持续演进的本地智能。